Membuat Transmitter UART Serial Sederhana dengan Verilog HDL

Sering kali UART yang tersedia online terasa rumit. Pada artikel ini, saya akan menjelaskan teori dasar serta contoh kode Verilog untuk membangun transmitter UART serial yang sederhana dan mudah dipahami.

Prinsip Dasar Transmitter UART

Transmitter mengirimkan data secara serial melalui satu jalur. Data asli biasanya berformat paralel, namun untuk mengurangi jumlah kabel, kita mengirimnya dalam bentuk bit satu per satu (serial). Pada sisi penerima, data akan di‑paralelisasi kembali.

Komponen Utama

1. Clock Divider (Counter) – Menentukan kecepatan pengiriman (baud rate). Counter menghitung berapa siklus clock FPGA yang diperlukan untuk satu bit data.
2. Shift Register – Menyimpan bit‑bit data yang akan dikirim. Umumnya terdiri dari start bit, data bits (biasanya 8 bit), bit parity (opsional), dan stop bit.
3. State Machine – Mengontrol alur transmisi. Pada transmitter sederhana biasanya ada dua status: IDLE dan TRANSMITTING.

Diagram Status

Sebelum menulis kode, rancang diagram status terlebih dahulu. Berikut contoh sederhana:

IDLE   --(data ready)--> TRANSMITTING
TRANSMITTING --(all bits sent)--> IDLE

Penghitungan Counter

Counter dihitung dengan rumus:

counter = clock_FPGA / baud_rate

Misalnya, untuk baud_rate 9600 dan clock FPGA 50 MHz, maka:

counter = 50 000 000 / 9600 ≈ 5208

Shift Register dan State Machine

Dengan contoh di atas, shift register mengandung 11 bit: start bit (0), 8 data bit, parity bit (misalnya tidak ada), dan stop bit (1). Berikut contoh implementasi state machine:

module uart_tx(
    input wire clk,
    input wire rst,
    input wire tx_start,
    input wire [7:0] tx_data,
    output reg tx_out,
    output reg tx_busy
);
    // Counter, shift register, state, dll…
endmodule

Simulasi & Uji Coba

Selalu lakukan simulasi menggunakan test fixture sebelum memprogram FPGA. Ini membantu menemukan bug dan memastikan protokol UART berfungsi sesuai spesifikasi.

Kesimpulan

Transmitter UART sederhana dapat dibuat dengan memahami tiga komponen utama: counter, shift register, dan state machine. Dengan contoh kode di atas, Anda dapat memprogram FPGA dan menghubungkannya ke perangkat lain melalui UART, seperti PC via HyperTerminal.

Tips

Baud rate harus sama antara transmitter dan receiver agar data tidak hilang atau terdistorsi.