Cara membuat Transmitter UART serial sederhana di Verilog HDL

Kebanyakan Universal Asynchronous Receiver Transmitter (UART) yang saya temukan online, terlalu rumit dan sulit untuk dipahami, di sini saya akan menjelaskan beberapa teori sederhana dan juga kode tentang cara membuatnya.

Pertama mari kita bicara tentang cara kerja pemancar. Prinsip dasarnya adalah mengirim banyak bit data melalui satu baris. Dalam pemancar kami, data ini paralel, namun untuk mengurangi jumlah kabel yang diperlukan, kami menggunakan komunikasi serial yang dikonversi menjadi paralel pada ujung penerima.

Hal-hal dasar yang kami butuhkan adalah sebagai berikut:

1. Pembagi jam (penghitung kami)
   
   

   Ini memungkinkan kami mengirim data dengan kecepatan tertentu (baud rate). Penerima kami akan mengambil sampel dan mengambil data sedikit demi sedikit.
   

   1. Register geser
      
      

      Kita perlu tahu berapa banyak bit pada saat kami mentransmisikan, register shift kami akan memiliki bit awal, bit data, bit paritas (opsional), bit akhir.
      

      1. Diagram keadaan
         
         
         

         Sebelum menulis kode apa pun, kita harus memikirkan apa yang kita perlu membuat dan cara terbaik adalah membuat diagram keadaan desain kami. Kita tahu untuk pemancar kita membutuhkan 2 status, IDLE dan TRANSMITTING.
         

         Setelah memiliki diagram keadaan, sekarang kita dapat menghitung seperti apa penghitung kita nantinya. Ini dilakukan dengan menggunakan:
         

         penghitung \u003d FPGA clock speed /baud rate
         

         Dalam contoh ini saya menggunakan baud rate 9600, menjadikan penghitung saya \u003d 5208.
         

         Terakhir , kami menghitung register geser kami dan selesai menulis mesin negara kami. Dalam kode sampel saya, saya menggunakan bit mulai, bit paritas, 8 bit data dan bit akhir. Ini total 11 bit.
         

         Kedua gambar di langkah 2 dan 3 bersama-sama dalam modul yang sama melengkapi kode pemancar kami yang diperlukan untuk memprogram ke FPGA. Kode ini akan bekerja dengan FPGA lain yang terhubung secara serial atau dengan windows hyperterminal di antara perangkat keras lainnya. Dapat dengan mudah dimodifikasi untuk bekerja dengan lebih banyak.
         

         Terakhir, kami membuat perlengkapan uji untuk memperbaiki kesalahan dan mensimulasikan program kami sebelum pemrograman FPGA.
         

         Ini menyimpulkan Transmitter. Silakan tinggalkan komentar jika Anda memiliki pertanyaan atau merasa ada sesuatu yang hilang di sini.
         

         Kiat
         

         Baik pemancar dan penerima harus mengetahui tingkat baud di mana data sedang dikirim.
         
         URL:https://komputer.whycomputer.com/Perangkat-lunak/101313349.html